6		š.,	-2		а.		20_	8_	432	1	100	100		4984	-10	_ 2	1002	300	<u> </u>	Sale of	أأسسا	No.	1000	. A	1
C	1	7	'n	N	2	-		8	V٦	4	7 E	Y	A.	Zi I		Œ	₽	r_{\wedge}	٧ь		0	ΑÜ	V(I		13
á	1		и	IX	н			88	VII			₩.	π.	M	Œ	P	श्रा	Įυ	IN	₹.	ed/	£Ν	N	MINOS	d
₩			400	-	6	100	200	200	W 4	P.		200	22	300	-	v.			~)	, · · · ·	g				7

Patent Number:

JP2193122

Publication date:

1990-07-30

Inventor(s):

KOMAKI KENJI

Applicant(s):

SUMITOMO METAL IND LTD

Requested Patent:

☐ JP2193122

Application Number: JP19890012227 19890121

Priority Number(s):

IPC Classification: G02F1/136; H01L29/784

EC Classification:

Equivalents:

Abstract

PURPOSE: To prevent a defect of a TFT from being recognized as a defect of an image by dividing a semiconductor layer for constituting a thin film transistor into plural pieces on the drain electrode side or the source electrode side.

CONSTITUTION: A semiconductor layer 43 of a thin film transistor (TFT) 32 and a TFT 33 is formed as one body on the source electrode 38 side, and a one-body part 42 of this semiconductor layer is divided into two on the drain electrode 35 side and the drain electrode 47 side and comes to a semiconductor layer 36 and a semiconductor layer 37. Also, the semiconductor layer 36 is connected to the drain electrode 35 and the semiconductor layer 37 is connected to the drain electrode 47. Accordingly, the TFT 32 and the TFT 33 have the same function as two independent TFTs and operate as defect relief use TFTs each other. In such a way, a TFT panel in which even if a defect is generated, it is scarcely recognized as a defect of an image is obtained.

Data supplied from the esp@cenet database - 12

[®] 公 開 特 許 公 報 (A) 平2-193122

®Int. CI. 5

識別記号

厅内整理番号

❸公開 平成 2年(1990) 7月30日

G 02 F 1/136 H 01 L 29/784 500

7370-2H

8624-5F H 01 L 29/78

311 A

審査請求 未請求 請求項の数 1

(全7頁)

❷発明の名称 薄膜トランジスタパネル

②特 願 平1-12227

20出 願 平1(1989)1月21日

@発明者 小巻

賢治

大阪府大阪市東区北浜5丁目15番地 住友金属工業株式会

社内

⑪出 願 人 住友金属工業株式会社

大阪府大阪市東区北浜5丁目15番地

10代理人 弁理士 井内 龍二

明細管

1.発明の名称

薄膜トランジスタバネル

2. 特許請求の範囲

基板上に画素電極がマトリクス状に配設されているとともに、前記各画素を駆動するためのスイッチ案子として薄膜トランジスタが配設された薄膜トランジスタパネルにおいて、薄膜トランジスタを構成する半導体層がドレイン電極側またはソース電極側において複数個に分割されていることを特徴とする薄膜トランジスタパネル。

3. 発明の詳細な説明

産業上の利用分野

本発明は、基板上に画素電極がマトリクス状に 配設されているとともに、前記各画素を駆動する ためのスイッチ素子として薄膜トランジスタが配 設された薄膜トランジスタパネルであって、フラ ットパネル形ディスプレイである液晶ディスプレ イ(LCD)などに適用されるものに関する。

従来の技術

近年高度情報化が進むにつれ、映像表示用の ディスプレイの分野においてはより一層の高精細 化および高輝度化が望まれている。現在は家庭用 やその他ほとんどの分野において CRT (陰極線 管)がその主流を占めている。しかし小形、軽 量、低消費電力でしかも高画質化が可能なフラッ トパネル形ディスプレイへの要望が高まってきて いる. フラットパネル形ディスプレイのうち液晶 を用いたLCDは現在もっとも広く用いられ将来 性の高いディスプレイである。このLCDの駆動 方式として、単純マトリスクス駆動方式やアク ティブマトリクス駆動方式があり、このうちアク ティブマトリクス駆動方式は各画素ごとにスイッ チ索子を配設して各画業を独立的に駆動制御する ものである。したがって各画素ごとに100%近 いデューティ比で駆動でき、画素のコントラスト 比が大きく取ることが可能である。

スイッチ索子としてアモルファスシリコンを用いた薄膜トランジスタ(TFT)形は大面積化が可能であり、しかも低コストで製作できることか

ら有望視され、多くの研究がなされている。アモルファスシリコンを用いた薄膜トランジスタ(TFT)形ディスプレイの特徴としては大面積化が可能であること、比較的低温プロセス(300で前後)で製作できることから安価なガラス基板が使用可能であること、連続的な成膜により膜界面の消浄性が保たれることなどが挙げられる。

以上のことから駆動方式としてアクティブマトリクス駆動方式を採用し、アモルファスシリコンを用いた薄膜トランジスタ(TFT)形ディスプレイは今後のニューメディア用のディスプレイ候補としてその発展が期待されている。

次に、上記TFT形ディスプレイに用いられる 従来のTFTパネルを第5図に示す。このTFT パネルは、概略ガラス基板上に多数の画素電優1 1がマトリクス状に配設され、これらの画素電極 11には各画素を駆動するためスイッチ素子とし てTFT12が1個配設されている。ガラス基板 上にはゲートライン20とドレインライン21が それぞれ縦横にパターニングされ、このドレイン

3

パネルにおいては対角5インチ以上のガラス基板にスイッチ素子としてのTFTを10万個以上形成するが、このうちわずかのTFTの不良に基づく表示欠陥が存在しても、人間の目には常時点がなったは常時非点灯として認識されるため、ディスプレイとしては十分な表示機能を達成することが不可能となってしまう。従って、TFTはすべて欠陥なく作製される必要がある。

しかしながら、パネル作製工程において、 TFTの欠陥および電気特性のパラツキをなくす ことは困難であり、そのためTFTパネルの歩留 まりが悪いという結果が生じている。

そこで、このような問題を解決する手段として、従来、一画案に対し複数個のTFTを配置することが提案されている。この種のTFTとしては例えば第6図に示すようなものがある。このTFTはチャンネルが複数分割、ここでは二分割されており、2個のTFT18が配置された構成となっている。従って、一方のTFTに欠陥が生じて作動しなくなっても、他方のTFTにより画

ライン21の所定箇所にはドレイン電極14が延 設形成され、また、ゲートライン20の所定箇所 がゲート電極13となっている。このゲート電極 13上面には半導体層15が積層形成されてい る。この半導体層15にはドレイン電極14が接 続されており、半導体層15を挟んでドレイン電 極14の対向位置にはソース電極17が形成さ れ、ソース電極17は画案電極11に接続されている。

上記した方式による特徴としては表示面内の各 画素をTFTによって独立的に駆動制御できるこ とから画素間にクロストークのない高いコントラ スト比の表示が得られるというところにある。

このようなTFTパネルがLCDに適用された場合、各TFTによって各國素を駆動する方式のディスプレイとなり、ディスプレイの面積あるいは画素数が増大するにつれてTFTの欠陥が増大する。あるいは配線の断線が起きたり、配線のショートなどによる表示不良が急増し、スイッチ累子作成の歩留まりが著しく低下する。通常TFT

4

素に電圧を印加することができる。

発明が解決しようとする課題

しかしながら、上記したような分割形のTFTの欠陥救済は、1 画素に複数個、例えば n 圏のTFTを配置している場合、1 圏のTFTに欠陥が生じると、画素に印加される電圧が 1/n減少する。従って、1 画素に2 個のTFTを配置している場合(n = 2)、そのうちの1 個に欠陥があると画素電流は 1/2に減少してしまう。

また、分割形のTFTはチャンネルが単に分割されただけであるので、各TFTは近接しており、ゴミなどが付着すると近接した複数のTFTに欠陥が生じてしまい、欠陥救済が働かないという欠点があった。例えば、第6図においてこの箇所に断線が生じた場合、ソース電極17は2個とも作動しない。

そこで、本発明は、付着物によるTFTの欠陥が生じにくく、たとえTFTに欠陥生じても画像の欠陥としては認識されることの少ないTFTパネルを提供することを目的としている。

課題を解決するための手段

上記した課題を解決するため、本発明は、基板上に画素電極がマトリクス状に配設されているとともに、前記各画素を駆動するためのスイッチ素子として薄膜トランジスタが配設された薄膜トランジスタバネルにおいて、薄膜トランジスタを構成する半導体層がドレイン電極側またはソース電極側において複数個に分割されていることを特徴としている。

作 用

本発明におけるTFTパネルは、TFTを構成する半導体層がドレイン電極傷またはソース電極側において複数個に分割されており、分割された電極側と分割されていない電極側との間に分割された個数分だけの電流の流れが生じ、分割された個数分のTFTが存在することになる。

この場合、分割された半導体層を互いに離れた 位置に配置させることができ、半導体層の分割部 分やこれらと接続されるドレイン電極またはソー ス電極にゴミなどが付着して欠陥が生じても、他

7

り、半導体の分割部分に欠陥がない場合の合成抵抗 R より (1/2) Rのみ大きくなる。ドレイン・ソース間の電圧を V 、電流を I naとすると、

I po=V/Roの関係がなりたつ。 n = 2 のとき半導体の分割部分に欠陥がない場合には

I ps= V/Rとなり、1箇所に欠陥がある場合には I ps= (2/3)Rとなり欠陥がない場合に比べ 1/3の I psが減少する。

(1) 式から、nが大きくなるほど欠陥が存在する場合のR。は小さくなるので、逆に Iooは大きくなり、従って、Iooの減少量も小さくなる。

本発明にかかるTFTパネルの実施例を図面に 基づいて説明する。

第1図はTFTの半導体層が2分割された場合のTFTパネルの実施例を示している。図中、ガラス基板上に多数の画素電極31がマトリクス状に配設され、これらの画素電極31を駆動するため、スイッチ素子としてTFT32およびTFT33が配設されている。また、各画素電極31間

の半導体層やこれらに接続されたドレイン電極またはソース電極には正常に電流が流れ、TFTとして機能する。

また、半導体層を分割して形成された複数個のTFTについてチャンネル抵抗の等価ではないのの語のと、分割部分は抵抗を並列に接続しいなのの語が、半導体層が分割されていなのの抵抗として働く。従って、複路につの抵抗として働く。従いには、半導体層を中間に分割したとすると、近の国路の抵抗は R/nになる。直列に接続すると、分割の抵抗は R/nになる。今、分割の抵抗は (n-1) 個となり、そのははR/(n-1) となる。従れ/(n-1) となる。

$$\frac{R}{n-1} + \frac{R}{n} = \frac{2n-1}{n(n-1)} R - \cdots - \cdots - (1)$$

例えばn=2のとき合成抵抗は (3/2)R とな

8

TFT32とTFT33は独立した2個の TFTと同様の機能を有し互いに欠陥教済用 TFTとして働く。それぞれのチャンネル、すな わち半導体暦36、半導体暦37および半導体暦 の一体部分42で電荷が主として流れる箇所は、 第 1 図に おいて T F T 3 2 が下から上へ (A - A線) 流れる箇所であり、 T F T 3 3 は左 から右へ (B - B線) 流れる箇所である。 すなわち T F T 3 2 と T F T 3 3 のチャンネルは、ドレイン電極側では分離しているが、ソース電極側すなわち 画素電極側では一部共通しており T F T 3 2 と T F T 3 3 のドレイン・ソース間電流 I • • は合流することとなる。

次に、上記したTFTバネルにおけるTFT 32 およびTFT 33 の断面構造を第2 図に示す。第2 図に示す断面図は、第1 図のA-A断面 およびB-B断面を示すものであり、TFT 32 およびTFT 33 の構造を示している。尚、TFT 32 およびTFT 33 は同一構造であるが必ずしも形状が同一である必要はない。図中、ガラス 基板 39 の上に 画素電極 31 が形成されており、左右の 画素電極 31 が形成されており、左右の 画素電極 31 が形成されており、ケート絶縁 63 4 の上面には ゲート絶縁 64 0、さらには半導体 70 3 6、37、42 および保護 74 1 が積層形成されている。

1 1

TFTパネルにおけるチャンネル抵抗について説明する。第3図はTFT32およびTFT33を組み合わせたもののチャンネル抵抗の等価回路を示している。第3図(a)において、2個の抵抗Rの並列回路の部分は半導体層36および半導体層37に相当し、抵抗R/2は半導体層の一体部分42に相当する。従って、この等価回路の合成抵抗R。はRとなる。

次に、第3図(b)はTFT32またはTFT33に欠陥が発生した場合の等価回路を示している。この回路の合成抵抗R。は (3/2) Rとなる。 第3図(a)(b)の等価回路に流れる電流を比較すると、TFT32およびTFT33に欠陥がない(a)の場合はIos= V/Rとなり、TFT32、TFT33のいずれかに欠陥がある場合はIos=(2/3)(V/R)となる。従って、欠陥発生時のIosの減少はチャンネルが一部共通になっていることにより3/1にとどまる。このことから、従来の2分割形のTFT18が欠陥発生時には正常時の1/2にまで減少していたのに比べてIosの減少量

ゲート絶縁膜40と半導体層36、37、42の 積層の上面の一部および、側面には保護層41が 形成されている。さらに、図中において中央の保 護暦41を挟んで右側にソース電極38が左側に ドレイン電極35が積層形成されている。また、 ソース電極38には画素電極31が接続されてい

各積層について説明すると、画素電極31は例えば酸化インジウム、酸化錫などの透明電極が用いられる。ゲート電極34には例えばクロム、タンタル、モリブデンなどの金属が用いられる。ドレイン電極35およびソース電極38には例えばアルミニウムなどの低抵抗金属が用いられる。半導体層37および半導体層の一体部分42には例えば水素化非晶質シリコンや経験40には例えば窒化シリコン、酸化シリコンなどが用いられる。保護層41には例えば窒化シリコンなどが用いられる。保護層41には例えば窒化シリコンなどが用いられる。

次に第1図、第2図に示された本実施例の

1 2

は少ない。従って、TFT32、TFT33のいずれかに欠陥が生じても画像のコントラスト比の低下は少ないので、欠陥として認識されにくい。

また、第1図に示すように半導体暦36と半導体暦37は互いに分離された配置となっているので、ゴミなどの付着物が例えばDで示す箇所に付着してドレイン電極35が断線しTFT32が作動しなくなっても、TFT33が作動する。従って、TFT33はTFT32の欠陥救済用として働き、TFT32およびTFT33がともに欠陥を生じる確率は小さい。

次に、上記したTFTパネルの製造方法を第4図に基づいて説明する。

まず、ガラス基板39を十分洗浄してからエッチング加工を施して酸化インジウムまたは酸化錫の画素電極31を厚さ100nmで形成する(同図(a))。

次に、ガラス基板39上にエッチング加工を施 してクロムなどのゲート電極34を幅16μm, 厚さ150nmで形成する(同図(b))

次に、プラズマCVD装置を用いて酸化シリコ・ ン、窒化シリコンなどのゲート絶縁膜40を厚さ 300nmで形成し、エッチング加工を施こす (同図(C)).

次に同装置を用いて非晶質シリコンなどからな る半導体層36、半導体層37および半導体層の 一体部分42を厚さゲートライン200ヵmで形 成し、エッチング加工を施す(同図(d))。

次に同装置を用いて窒化シリコン、酸化シリコ ンなどの保護暦41を厚さ300ヵmで形成し、 エッチング加工を施す(同図(e))。

最後に、真空蒸着装置を用いてアルミニウムな どからなるドレイン電極35およびソース電極3 8を厚さ1μmで形成する。

以上示したように、TFT32およびTFT 33は同時に形成されるため、その製造プロセス の工程数は薄膜トランジスタが1個の場合と同数 で済む。

このようにして作製されたTFTパネルの特性 は以下に示す通りであった。チャンネル幅は

15

導体層がドレイン電極側またはソース電極側にお いて複数個に分割されることにより、半導体層の 一部が一体で他部が分割された形になり、分割数 に等しい個数のTFTが形成される. これらの TFTにおけるチャンネル抵抗の等価回路は分割 部分に相当する並列抵抗に一体部分の抵抗が直列 に接続された形になる。従って、分割部分に相当 する複数個のTFTの一部に欠陥が生じた場合、 並列抵抗の抵抗数が減少して複数個のTFTの合 成抵抗の増加量は小さく、これに対応してドレイ ン・ソース電流 I நாの減少量も小さく抑えること ができる。この結果、画像のコントラスト比の低 下も小さくなり、TFTの欠陥が画像の欠陥とし て認識されることは少なくなる。

また、半導層の分割部分は離れて配置させるこ とができるので、分割部分に相当するTFTの一 部に欠陥が生じても他の分割部分のTFTは正常 に作動するので欠陥救済効果が大きい。

以上より、本発明は、TFTの欠陥が生じにく くこたとえ欠陥が生じても画像の欠陥としては認

160μm、チャンネル長は16μmであった。 ソース・ドレイン電圧が5 Vのとき、TFT32 およびTFT33を合成した特性はオン電流Ips が50 u A (ゲート電圧15 V 時)、オフ電流 (ゲート電圧-5V時)が11pA、しきい値は 2 Vであった。TFT32の断線時のTFT33 のみ作動させた場合の特性は、 Iosは31μA と、電流の低下は約3割程度であった。また、歩 留まりについては、TFT32、TFT33とも に欠陥となっているものについて、約5%の向上 が見られた。

尚、本実施例はTFTの半導体層のうちドレイ ン電極側を分割したが、ソース電極側を分割した 場合にも同様の機能を発揮するのはもちろんであ る。また、分割数も2個に限るものではない。ま た、等価回路の抵抗値も説明のためのものであ り、それらの数値に限られるものではない。

__発明の効果

以上の説明により明らかなように本発明にかか るTFTパネルにあっては、TFTを構成する半

1 6

識されることの少ないTFTパネルを提供するこ とができる。

4. 図面の簡単な説明

第1図は本発明にかかるTFTパネルの一事施 例を示す平面図、第2図は第1図のA-A断面お よびBーB断面を示す断面図、第3図はTFTの チャンネル抵抗の等価回路を示す回路図、第4図 はTFTパネルの製造方法の工程を示す断面図、 第5図は従来のTFTパネルを示す平面図、第6 図は従来の欠陥救済を施したTFTパネルの平面 図である.


31…画素電極、12、18、32、33… TFT、34…ゲート電極、35、47…ドレイ ン電極、36、37…半導体層、38…ソース電 極、42…半導体層の一体部分、43…半導体層

特許出願人 : 住友金属工業株式会社 代理人: 弁理士 井内龍二


18

-- 123 ---


第 1 図




第 2 図



第 3 図





9

(a)